(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-256856

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl.8

H 0 3 G 3/30

識別記号

FΙ

H 0 3 G 3/30

С

В

審査請求 有 · 請求項の数5 FD (全8頁)

(21)出願番号

特願平9-70836

(71)出顧人 000004237

日本電気株式会社

(22)出願日

平成9年(1997)3月7日

東京都港区芝五丁目7番1号

(72)発明者 平井 伸博

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 加藤 朝道

(54) 【発明の名称】 AGC回路

(57)【要約】

【課題】AGC回路を構成する双差動形VCA回路にお いて、トランジスタのパラ数、サイズの増加が周波数特 性を落とす問題を、入力信号レベルに応じて回路電流を 制御することにより解消したAGC回路の提供。

【解決手段】VCA回路101に入力される信号レベル に応じた回路電流を流すように制御する手段として、入 力信号レベルを検波するレベル検波回路103と、その 検波出力によって制御される可変電流源23、24を備 えて構成される。



1

【特許請求の範囲】

【請求項1】AGC回路を構成する双差動形電圧制御増 幅回路に入力される信号レベルを検波するレベル検波回 路と、

その検波出力によって制御される可変電流源と、

入力される信号レベルに応じた回路電流を前記可変電流 源から前記双差動形電圧制御増幅回路に流すように制御 する、ようにしたことを特徴とするAGC回路。

形の電圧制御増幅回路と、

前記電圧制御増幅回路の出力信号をその入力としてこれ をレベル検波し前記電圧制御増幅回路に対する利得制御 電圧を与える第1のレベル検波回路と、

前記電圧制御増幅回路に入力される入力信号を入力とし この入力信号をレベル検波して前記電圧制御増幅回路の 前記可変電流源の電流を制御するための信号を与える第 2のレベル検波回路と、

を備えたことを特徴とするAGC回路。

【請求項3】第1の抵抗を介してエミッタが接続され、 第1の差動対を構成する第1、及び第2のトランジスタ

前記第1の抵抗の両端に各々接続される第1、及び第2 の可変電流源と、

前記第1のトランジスタのコレクタに、エミッタが共通 接続され、第2の差動対を構成する第3、第4のトラン

前記第2のトランジスタのコレクタに、エミッタが共通 接続され、第3の差動対を構成する第5、第6のトラン ジスタと、

前記第3、第6のトランジスタのコレクタにそれぞれ接 続される第2、及び第3の抵抗と、

を備え、

前記第1、第2のトランジスタのベースは、入力信号を 入力する入力端子に接続され、

前記第3、第6のトランジスタのコレクタと、前記第 2、第3の抵抗とのそれぞれの接続点を出力端子に接続 し、

前記第3、及び第6のトランジスタのベースが共通接続 される接続点と、前記第4、及び第5のトランジスタの 40 ベースが共通接続される接続点と、を利得制御端子に接 続してなる電圧利得制御増幅器(「VCA」という)

前記出力端子からの出力信号をレベル検波し前記利得制 御端子への制御電圧を出力として与える第1のレベル検 波回路と、

を備え、更に、

前記入力端子への入力信号をレベル検波し、そのレベル 検波出力により、前記第1、及び第2の可変電流源の電 流値を制御する第2のレベル検波回路を備えて構成され 50 電流の大きさがある。ここで、「パラ数」とは、複数の

てなることを特徴とするAGC回路。

【請求項4】前記第1、第2の可変電流源が、

前記入力信号のレベルの増大するときには、その電流値 を増大し、

前記入力信号のレベルの減少するときには、その電流値 を減少するように、前記第2のレベル検波回路のレベル 検波出力によって制御される、ことを特徴とする請求項 3記載のAGC回路。

【請求項5】前記第1、第2の可変電流源が、

【請求項2】可変電流源の電流を回路電流とする双差動 10 前記VCAの利得の増大するときには、その電流値を減

前記VCAの利得の減少するときには、その電流値を増 大するように、前記第2のレベル検波回路のレベル検波 出力によって制御される、ことを特徴とする請求項2記 載のAGC回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、AGC(Auto Gain Control;自動利得制御)回路に関する。

20 [0002]

【従来の技術】従来のAGC回路は、例えば図6に示す ように、エミッタが抵抗9を介して接続され、入力信号 がベースに入力される差動対トランジスタ14、15 と、利得制御電圧が端子5、6よりベースに印加される 双差動対トランジスタ10、11、12、13と、差動 対トランジスタ14、15のベースに接続された定電流 源17、18と、双差動対トランジスタを構成するトラ ンジスタ10、13のコレクタに接続された負荷抵抗 7、8より構成される電圧制御増幅回路(VoltageCon 30 trolled Amplifier;「VCA」と略記する、なお電 圧利得制御増幅回路ともいう)101と、VCA101 の出力信号を入力とし、VCA101の利得制御電圧と なる直流電圧を出力するレベル検波回路102と、を有 している。なお、図6に示した双差動対を含むVCA1

【0003】端子1、2間に入力された信号 vinは、V CA101によって増幅され、その出力信号は、レベル 検波回路102により検波され、その検波出力は、VC A101に対して端子5、6から利得制御電圧として帰 還される。これにより、双差動対トランジスタを構成す るトランジスタ10、13と負荷抵抗7、8との各接続 点に接続された端子3、4間には、一定のレベルの信号 が常に出力される。

01を双差動形VCAという。

【0004】したがって、VCA101の利得は、入力 信号レベルによって変化し、そのレベルが最小のとき最 大利得状態となる。またこのとき、トランジスタ10、 13に流れる電流値も最大となる。

【0005】ところで、使用トランジスタのサイズ、パ ラ数の選択基準の一要素として、トランジスタに流れる

11/10/2004, EAST Version: 1.4.1

トランジスタをベース、エミッタ、コレクタ各々の端子 において共通接続する場合のそのトランジスタ数をい

【0006】そして、半導体装置の微細化の進展に伴 い、トランジスタのサイズが小さくなると、トランジス タの各端子のコンタクト付近のアルミ(配線)の断面積 も小さくなる。その結果、コンタクト付近のアルミを流 れる電流密度が大きくなり、これは、部分的な熱損失の 増大につながる。またパラ数を小さくしても同様の現象 を起こす。この結果、一般的に、信頼性の観点から、そ 10 のトランジスタに最大の電流が流れたときも、許容し得 るように、サイズ、パラ数の大きさを選択することとな る。

【0007】したがって、トランジスタ10、13のサ イズ、パラ数は、最大利得状態に流れる最大電流を許容 する大きさに設定される。

[8000]

【発明が解決しようとする課題】しかしながら、上記し た従来のAGC回路においては、VCA101において 例えば高周波信号を扱うときの比較的大きな電流(数m 20 に説明する。 Aオーダー)を流すことが必要な場合に、トランジスタ 10、13に流れる最大電流も大きくなり、その結果、 信頼性の制限により、トランジスタ10、13のサイ ズ、パラ数もその分大きくする必要がある。

【0009】図6に示した双差動形VCA回路101に おいて、トランジスタ10、13に付随する寄生容量 は、そのf特(周波数特性)に対し支配的であり、最大 電流の増加に伴うトランジスタ10、13のサイズ、パ ラ数の増大は、f 特を下げるという問題点があった。

する双差動形VCA回路において、トランジスタのパラ 数、サイズの増加が、f特を落とすという問題点を解消 すべくなされたものであって、その目的は、入力信号レ ベルに応じて回路電流を制御することにより上記問題点 を解消するようにしたAGC回路を提供することにあ る。

[0011]

【課題を解決するための手段】前記目的を達成する本発 明のAGC回路は、AGC回路を構成する双差動形VC A回路に入力される信号レベルを検波するレベル検波回 40 路と、その検波出力によって制御される可変電流源を備 え、入力される信号レベルに応じた回路電流を前記可変 電流源から前記双差動形VCAに流すように制御するこ とを特徴とする。

[0012]

【発明の実施の形態】本発明の好ましい実施の形態につ いて以下に説明する。本発明は、その好ましい実施の形 態において、可変電流源(図1の23、24)の電流を 回路電流とする双差動タイプのVCA回路(図1の10 1) と、このVCA回路の出力信号を入力とし、VCA 50 【0016】入力端子1、2間に入力された信号 vinは

回路の利得制御電圧を出力として与える第1のレベル検 波回路(図1の102)と、VCA回路に入力される入 力信号を共通に入力とし、VCA回路の可変電流源(図 1の23、24)の電流を制御する出力を与える第2の レベル検波回路(図1の103)と、を備えて構成され ている。

【0013】本発明のAGC回路は、その好ましい実施 の形態において、双差動形VCAとその出力を検波する レベル検波回路に加えて、VCAの入力信号レベルを検 波する第2のレベル検波回路を設けることにより、入力 信号レベルに応じて、VCAの回路電流を抑え、その結 果、双差動形VCA回路の出力部のトランジスタのサイ ズ、パラ数を小さくすることができ、当該トランジスタ に付随する寄生容量も小さくなり、その分、VCAのf 特(周波数特性)を伸ばすことができる、という作用効 果を奏する。

[0014]

【実施例】上記した本発明の実施の形態について更に詳 細に説明すべく、本発明の実施例を図面を参照して以下

【0015】図1は、本発明の第1の実施例のAGC回 路の回路構成を示す図である。図1を参照すると、本実 施例のAGC回路において、第1の抵抗(エミッタ抵 抗) 9を介してエミッタが接続され、第1の差動対を構 成する第1、第2のトランジスタ14、15と、第1の 抵抗9の両端にそれぞれ接続される第1、第2の可変電 流源23、24と、第1のトランジスタ14のコレクタ に、エミッタが共通接続され、第2の差動対を構成する 第3、第4のトランジスタ10、11と、第2のトラン 【0010】したがって、本発明は、AGC回路を構成 30 ジスタ11のコレクタに、エミッタが共通接続され、第 3の差動対を構成する第5、第6のトランジスタ12、 13と、第3のトランジスタ10のコレクタに接続され、 る第2の抵抗7と、第6のトランジスタ13のコレクタ に接続される第3の抵抗8と、を備え、第1、第2のト ランジスタ14、15のベースは入力信号 vinの入力端 子1、2にコンデンサ45、46を介して接続してお り、第3、第6のトランジスタ10、13のコレクタと 第2、第3の抵抗7、8との接続点を出力端子3、4に 接続し、第3、第6のトランジスタ10、13のベース が共通接続される接続点と、第4、第5のトランジスタ 11、12のベースが共通接続される接続点を利得制御 端子5、6に接続してなる電圧制御増幅器(「VCA」 という;なお電圧利得制御増幅器ともいう)と、出力端 子3、4からの出力信号をレベル検波し利得制御端子 5、6への制御電圧を出力として与える第1のレベル検 波回路102と、を備え、更に、入力端子1、2への入 力信号をレベル検波し、そのレベル検波出力により、第 1、第2の可変電流源23、24の電流値を制御する第 2のレベル検波回路103を備えて構成されている。

5

VCA101によって増幅され、出力端子3、4から出力される出力信号は第1のレベル検波回路102によって検波され、その検波出力は、VCA101に利得制御端子5、6から利得制御電圧として帰還される。これにより出力端子3、4間には一定のレベルの信号が常に出力される。

【0017】また、VCA101への入力信号vinは、同時に、第2のレベル検波回路103によって検波され、その検波出力は、第1、第2の可変電流源23、24を制御する。

【0018】ここで、第1、第2の可変電流源23、24の電流値は、入力信号 vinのレベルに対し、十分な入力ダイナミックレンジを与えるように制御される。ただし、十分な入力ダイナミックレンジを与える、ということは、入力端子1、2間に入力信号に歪を生じさせないような直流電位差を持たせることを意味する。

【0019】以下では、具体的に数値をあげて説明す

【0020】例えば、入力端子1、2間への入力信号のレベルが、最大レベル v_{max} =200mVpp、最小レベル v_{min} =10mVppの間で変動する場合について考える。ただし、単位Vppとは信号振幅のPeak to Peak (ピークツーピーク)のことを示している。【0021】エミッタ抵抗9の抵抗値を R_B =40 Ω 、第2、第3の抵抗(負荷抵抗)7、8の抵抗値を R_L =500 Ω とする。また出力端子3、4間には、一定信号

【0022】まず最大レベル vmax = 200 m Vppのと きを考えると、十分な入力ダイナミックレンジを得るた 30 めには第1、第2の可変電流源23、24の電流値 Io として、

レベル Vout = 200m Vppが得られるように、第1の

レベル検波回路102により帰還制御されている。

[0023]

【数1】

 $I_0 \simeq 2.5 \text{ m A}$

【0024】が必要となる。

【0025】次に、最小レベル Vain = 10 m Vppのときを考える。一定出力レベル Vout = 200 m Vppを出力端子3、4間に得るには、双差動対トランジスタを構成するトランジスタ10、13には、可変電流源の電流 40値 Ioの約8割の電流が流れることになる。ここで、Ioが略2.5m Aのままであれば、すなわち、

[0026]

【数2】

10~2.5 m A

【0027】トランジスタ10、13には、約2mAの電流が流れる。しかし、入力信号レベルが小さくなった分、実際は、可変電流源の電流も小さくでき、 $v_{ain} = 10$ mVppに対して、 I_0 を略200 μ A

[0028]

【数3】

 $I_0 \simeq 200 \mu A$

【0029】にしても、 $200\mu A \times 50\Omega \times 2 = 20$ m Vとなり、十分な入力ダイナミックレンジが得られる

【0030】このとき、トランジスタ10、13に流れる電流は約160μAとなり、前の場合と較べて1/1 0以下の電流値に抑えられる。

【0031】このように、入力信号レベルに応じて、可 変電流源の電流値 Ioをしぼる制御を、入力レベルの変 動幅に亘って(すなわち最小レベル Vain~最大レベル Vaax)行なうことにより、トランジスタ10、13を 流れる電流値は定常的に抑えられ、その分、双差動対の 出力部を構成するトランジスタ10、13のサイズ、パラ数を小さくすることができる。そして、これは、トランジスタ10、13に付随する寄生容量の減少を意味しており、VCA101のf特(周波数特性)が上記した 従来技術のものより伸びるという作用効果を生む。

【0032】図2は、本発明のAGC回路の第2の実施 20 例の回路構成の詳細を示す図である。図2には、図1に 示した第2のレベル検波回路103の回路構成、及び可 変電流源23、24の回路構成の一例が示されている。 図2において、図1と同一又は同等の機能の要素には、 同一の参照符号を付し、また同一要素の説明は省略す る。

【0033】図2を参照すると、入力端子1、2間に入力される入力信号 vinは、同時に、入力端25、26間にも入力される。入力された信号は、差動対トランジスタ36、37、及び抵抗32、33より成る回路で全波整流され、かつ、コンデンサ44により平滑され、直流電圧として端子42に出力される。

【0034】端子42に出力される電圧は、オペアンプ40、トランジスタ38、及び抵抗34から成る電圧-電流変換回路によって、電流として、トランジスタ39に流れ込む。

【0035】この電流が、制御電流となり、各々トランジスタ30、抵抗28、トランジスタ31、抵抗29で構成される2つの電流源の電流値を制御する。

【0036】以下に具体的な回路動作の説明を記す。

【0037】ただし、各抵抗値、各電圧値、及び電流値 を以下のようにおく。

[0038]

抵抗9:R₉、

抵抗7、8:Ri、

抵抗32、33、34:R32、R33、R34、

抵抗35、28、29: R35、R28、R29、

バイアス54の電圧: V_B、

トランジスタのベース・エミッタ間電圧をVBB、補正電流源41の電流値をIcとおく。

50 【0039】端子25、26間に信号が入力されると、

端子42に入力信号レベルに応じた電圧降下が生じる。 この絶対値が、検波出力VDET(Vin)である。ここで ()内のvinは、検波出力Vpg Tがvinの関数であるこ とを示す。

【〇〇4〇】検波出力VDET(Vin)は、一般的に、図 4に示すようなカーブ特性をもち、また、その傾きは、 R32/R33(R32、R33は図2の抵抗32、33の抵抗 値)によって決まる。

【0041】図2を参照して、電源16と端子42間の 無信号時の直流電圧は、

 $(R_{32}/R_{33})(V_B-V_{BE})+I_CR_{32}\cdots(1)$

であり、よって、信号入力時では

 $(R_{32}/R_{33})(V_B-V_{BE})+I_CR_{32}+V_{BET}(V_{1B})$

となる。

$$I_{0} = \frac{I}{R_{34}} \left[\left\{ \frac{R_{32}}{R_{33}} (V_{B} - V_{BE}) + I_{C}R_{32} \right\} + V_{DET}(V_{In}) \right] \qquad \cdots (3)$$

%20

【0044】これにより、入力端子1、2間には、次式 **%**【0045】 (4)の入力ダイナミックレンジVDRが確保されること 【数5】

になる。

$$V_{DR} = 2 V_T + 2 I_0 R_B$$

$$= 2 v_{T} + \frac{R_{32}R_{E}}{R_{34}} \left[\frac{V_{B} - V_{BE}}{R_{33}} + I_{C} \right] + \frac{R_{E}}{R_{34}} V_{DET}(v_{in}) \qquad \cdots (4)$$

【0046】但し、v₁=kT/qであり、Tは絶対温 度、qは電子の単位電荷、kはボルツマン定数である。 【0047】 したがって、R32、R33、R34、Ic、VB を適当に設定することにより、変動する入力信号レベル 力ダイナミックレンジを確保しつつ、可変電流源の電流 値Ioをしぼるという制御を行うことができる。

【0048】図5は、このような設定条件での、入力ダ イナミックレンジVpfと入力信号レベルvinとの関係を 模式的に図解したものである。図5には、Vmin~Vmax でVorンvioとなっていることが示されている。

【0049】以上より、結果として上記実施例と同様、 トランジスタ10、13を流れる電流値が抑えられ、サ イズ、パラ数の縮小により、VCA101のf特が伸び★

$$V_{DR'} = 2 v_T + \frac{R_E}{R_{34}} \left\{ (V_{56} - V_{55}) + \frac{R_B}{R_A} V_{DRT'} (v_{1n}) \right\} \qquad \cdots (5)$$

【0053】ただし、

バイアス55の電圧: V55、

バイアス56の電圧: V56、

抵抗58、59:RA、

抵抗60、61:R_B、

であり、またレベル検波出力VDET′(Vin)は、入力 信号 Vinによるトランジスタ36、37の接続点の電圧 降下分についてその絶対値をとったものである。

*【0042】この電圧は、抵抗R34で電流に変換され、 トランジスタ39に流れ込む。トランジスタ39、3 0、31はカレントミラー回路を構成しており、例え ば、トランジスタ39、30、31のエミッタ面積が等 しい同種類のものとし、且つ、それぞれのエミッタ抵抗 がR35=R28=R29のとき、トランジスタ30、及び抵 抗28、トランジスタ31、及び抵抗29から成る可変 電流源の電流値 Loは、次式(3)にて示される。

[0043]

10 【数4】

★ることとなる。

【0050】図3は、本発明の第3の実施例のAGC回 路を示す回路図である。以下では、本発明の第3の実施 例について、前記第2の実施例との相違点について説明 (Vain~Vmax)に対し、その大きさに応じて十分な入 30 するものとする。図3を参照して、この実施例と前記第 2の実施例との主な相違点は、トランジスタ36、37 のエミッタ側でレベル検波出力電圧をとり、かつその電 圧をオペアンプ40を用いた負帰還増幅器で抵抗比倍し ている点である。

> 【0051】本実施例によって得られる入力ダイナミッ クレンジVpR′は次式(5)のとおりとなる。

[0052]

·【数6】

$$\frac{\mathsf{R}_{\mathsf{A}}}{\mathsf{R}_{\mathsf{A}}} \mathsf{V}_{\mathsf{DR7}}(\mathsf{V}_{\mathsf{In}})$$
 ...(5)

☆を適当に設定することにより、前記第2の実施例とほぼ 同様の効果を得ることができる。

[0055]

【発明の効果】以上説明したように本発明によれば、V CAとその出力を検波するレベル検波回路に加え、VC Aの入力信号レベルを検波する第2のレベル検波回路を 設けることにより、入力信号レベルに応じて、VCAの 回路電流を抑えるように制御することを可能としたもの 【0054】したがって、R34 、Ra 、RB 、V56 、V55 ☆50 であり、その結果、出力部に接続されるトランジスタの a

サイズ、パラ数を小さくすることができ、トランジスタ に付随する寄生容量も小さくなり、その分VCAの f 特 (周波数特性)が伸びるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1の実施例の回路構成を示す図である

【図2】本発明の第2の実施例の回路構成を示す図である。

【図3】本発明の第3の実施例の回路構成を示す図である。

【図4】本発明の第2の実施例を説明するための図であり、図3の端子42に出力されるレベル検波出力のカーブ特性を示す図である。

【図5】本発明の第2の実施例を説明するための図であり、入力ダイナミックレンジ特性の説明図である。

【図6】従来のAGC回路の回路構成を示す図である。 【符号の説明】

1、2 VCA入力端

3、4 VCA出力端

5、6 VCA利得制御端子

7~9、28、29、32~35 抵抗

10~15、30、31、36~39 トランジスタ

16 電圧源

(6)

17、18、41 定電流源

23、24 可変電流源

25、26 レベル検波回路入力端

27 レベル検波回路出力

25、26 トランジスタ36、37のベース端子

40 OPアシプ

10 42 トランジスタ36、37のコレクタ接続端子

44~48 コンデンサ

49~52 抵抗

53、54、55、56 バイアス

57~61 抵抗

62 トランジスタ

63、64 定電流源


101 VCA

102 第1のレベル検波回路


103 第2のレベル検波回路

20

【図1】



【図2】



【図3】

